Verilog约束文件

   日期:2020-09-13     浏览:163    评论:0    
核心提示:使用软件:vivadovivado使用的约束文件格式为xdc文件。xdc文件主要是定义管脚约束、时钟约束,以及其他时序约束。约束文件的创建:①先创建一个.xdc的约束文件,在vivado左侧边栏Project Manager下,点击Add Source②选择Add or create constraints,点击Next③点击Create File按钮,在file name输入文件名,点击OK④点击Finish按钮,完成约束文件的创建约束文件的书写:(普通IO口只需约

使用软件:vivado

vivado使用的约束文件格式为xdc文件。xdc文件主要是定义管脚约束、时钟约束,以及其他时序约束。

约束文件的创建:

①先创建一个.xdc的约束文件,在vivado左侧边栏Project Manager下,点击Add Source

②选择Add or create constraints,点击Next

③点击Create File按钮,在file name输入文件名,点击OK

④点击Finish按钮,完成约束文件的创建

约束文件的书写:(普通IO口只需约束引脚号和电压)

管脚约束:set_property PACKAGE_PIN 引脚编号 [get_ports 端口名称]

电平信号约束:set_property IOSTANDARD 电压 [get_ports 端口名称]

!!!此处需要注意大小写,端口名称如果是数组的话用{ }括起来,端口名称必须和源代码中的名字一致,且不能和关键字一样。

以led[0]的约束为例:

set_property PACKAGE_PIN G14 [get_ports {led[0]}] 为了绑定led[0]的管脚

set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}] 为了设置led[0]的电平约束

 
打赏
 本文转载自:网络 
所有权利归属于原作者,如文章来源标示错误或侵犯了您的权利请联系微信13520258486
更多>最近资讯中心
更多>最新资讯中心
0相关评论

推荐图文
推荐资讯中心
点击排行
最新信息
新手指南
采购商服务
供应商服务
交易安全
关注我们
手机网站:
新浪微博:
微信关注:

13520258486

周一至周五 9:00-18:00
(其他时间联系在线客服)

24小时在线客服