文章目录
- 第一次课测试题
- 第二次课测试题
- 第三、四次课测试题
- 第五次课测试题
- 第六次课测试题
- 第七次课测试题
- 第八、九次课测试题
第一次课测试题
- 创建项目文件，在主菜单上选择（D）子菜单，项目文件扩展名 ？
A. File/New.sof
B. File/New Project Wizard.bdf
C. File/new.vwf
D. File/New Project Wizard.qpf- 本学期所用EDA实验箱FPGA芯片型号为（A）？
A. EP1C3T100C8
B. EP1C6T100C8
C. EP2C3T100C8
D. EP1C3T144C8- 电路如图所示，测试输出端LED[1]与输入端key[1]逻辑关系，当KEY[1]输入“1”时，则输出端LED[1]灯会（B）？
A. 点亮
B. 熄灭
- Y = A ‾ Y=\overline{A} Y=A 是（C）的逻辑表达式？
A. 与门
B. 或门
C. 非门
D. 与非门- 一个同学利用Quartus编译一个try.qpf实验项目，出现“Top_Level design entity ‘try’is undefined”错误信息，如何修改才能确保编译成功（AC）？（多选题）
A. 点击Set as Top-Level Entity菜单设置当前文件为顶层文件
B. 把try.qpf 另存为XXX.qpf
C. 把XXX.bdf另存为try.bdf
D. 把XXX.bdf另存为try.vwf
第二次课测试题
电路如图所示，输出信号LED[1]与输入信号相比，延迟时间应为（C）更合理？
A. 1ns
B. 9.5ms
C. 9.5ns
D. 9.5μs
二输入与非门（NAND2模块）的逻辑表达式是 （C）？
A. Y = A B Y=AB Y=AB
B. Y = A + B Y=A+B Y=A+B
C. Y = A B ‾ Y=\overline{AB} Y=AB
D. Y = A + B ‾ Y=\overline{A+B} Y=A+B一个同学利用Quartus编译一个try.qpf实验项目，实验目的为测试与门逻辑功能，编译时出现“‘inst’ cannot be assigned more than one value”错误信息，如何修改才能确保编译成功（C）？
A. 删除一个输入端子
B. 删除输出端子
C. 删除图中俩节点之间连线
D. 删除所有输入端子
本学期所用EDA实验箱LED灯点亮，需给LED灯输入 ______ 电平，而按下key键会产生 _____ 信号（D）?
A. 低电平 高电平
B. 高电平 高电平
C. 低电平 低电平
D. 高电平 低电平测试一个一位二进制全加器，两个加数分别为Ai=1和Bi=1，低位的进位为Ci_1=1,则输出本位和Si和进位Ci分别为：（B）？
A. Si=1；Ci=0
B. Si=1；Ci=1
C. Si=0；Ci=1
D. Si=0；Ci=0
第三、四次课测试题
如图1所示，图中Lpm_mux0是 （D）？
A. 全加器
B. 译码器
C. 参数化编码器
D. 参数化数据选择器
如图1所示，Lpm_mux0中控制端sel应为（C） 时，输出数据 result=data2 呢?
A. 0 0
B. 0 1
C. 1 0
D. 1 1如图所示，74138译码模块测试电路，当输入端C B A输入数据101时，输出端低电平的输出端口为：（B） ？
A. Y4
B. Y5
C. Y7
D. Y6
小明同学利用Quartus编译一个try.qpf实验项目，实验目的为测试译码器逻辑功能，编译时出现“Error: Illegal name “A” – pin name already exists”错误信息，如何修改才能确保编译成功（D）？
A. 删除一个输入端子
B. 删除输出端子
C. 点击Set as Top-Level Entity 菜单设置当前文件为顶层文件
D. 自上而下看，将第二个数据输入端命名A改成B，再编译
在74138模块中，输入数据CBA为（ABC） 时，输出端Y3N=1？（多选题）
A. 000
B. 111
C. 110
D. 011
第五次课测试题
- QuartusⅡ软件中，下列模块中（D）是 D触发器模块？
A. not模块
B. nand2模块
C. TFF模块
D. DFF模块- 本课程中D触发器输出端状态方程为（B）?
A. Q n + 1 = Q n Q^{n+1}=Q^n Qn+1=Qn
B. Q n + 1 = D Q^{n+1}=D Qn+1=D
C. Q n + 1 = Q n ‾ Q^{n+1}=\overline{Q^n} Qn+1=Qn
D. Q n = D Q^n=D Qn=D- 本学期实验中有如图1实验电路，此电路调试通过并成功下载实验箱后进行测试，如按键输入：KEY[5]=1,KEY[1]=1,KEY[2]=1,KEY[3]按下再抬起，则输出LED[1]灯（A）（A、亮；B、灭），表明D触发器输出Q的状态记为（A）（A、1；B、0）
- 小明同学为省去建项目工程的麻烦，他直接打开现有文件中的try.qpf项目工程，又新建一个电路图，将本次课的按键锁存电路画好后，保存电路为key.bdf,尽管编译成功，但下载实验箱测试发现按键还是无法锁存并且结果也不符合要调试电路结果，如何修改才能确保下载电路为本次按键锁存电路测试结果（A）？
A. 点击Set as Top-Level Entity 菜单设置当前文件为顶层文件
B. 把key.bdf文件拷贝到桌面
C. 把key.bdf另存为key.bsf
D. 把key.bsf另存为try.bdf- 在做D触发器功能测试实验时，设置PRN=1和CLRN=1, 并且输出现态Qn=1，在输入脉冲CLK作用下，则输出次态Qn+1 = （AC）？（多选题）
A. 当D=1时，Qn+1 =1
B. 当D=0时，Qn+1 =1
C. 当D=0时，Qn+1 =0
D. 当D=1时，Qn+1 =0
第六次课测试题
- 本实验测试74LS161模块中，74161输出端 对输入时钟CLK进行了（B）分频？
A. 十分频
B. 二分频
C. 四分频
D. 八分频- 对于74160模块，如果置数端DCBA已设为0010，欲使输出端QDQCQBQA输出0010，首先芯片设置了ENT=1，ENP=1，然后设置（D）？
A. CLRN=1 LDN=1 CLK高电平
B. CLRN=1 LDN=0 CLK下降沿
C. CLRN=1 LDN=1 CLK上升沿
D. CLRN=1 LDN=0 CLK上升沿- 利用Quartus软件主菜单___子菜单生成嵌入逻辑分析文件，其扩展名为__（D） ？
A. New Project Wizard .stp
B. SignaltapⅡ Logic Analyzer File .sof
C. Schematic File .pqf
D. SignaltapⅡ Logic Analyzer File .stp- 小明同学利用Quartus编译一个try.qpf实验项目，主电路图74160.bdf如下，但编译时出现“Error: Can’t name logic function 74160 of instance “inst” – function has same name as current design file”错误，如何修改才能确保编译成功（C）？
A. 点击Set as Top-Level Entity 菜单设置当前文件为顶层文件
B. 把74160.bdf另存为try.bsf
C. 把74160.bdf另存为try.bdf
D. 把74160.bdf另存为74160.bsf
- 本学期实验电路如下图，电路中输入端SYS_CLOCK分配管脚号pin-_ __, 74161模块输出端CLK/2信号频率为_____Hz？ （10，50）
第七次课测试题
- 本学期使用EDA实验板上数码管为共阳极数码管，如果希望数码管显示为数字6，应选择的显示译码模块为（B）？
A. Lpm_mux
B. 7447
C. 7448
D. 74138- 本次实验设计的动态显示电路，封装模块如下图，如DATA5[3…0]输入数据0101，则位码为____数码管将显示___（D） ？
A. DIG[5],6
B. SEG[5], 5
C. SEG[6], 6
D. DIG[5], 5
- 本学期使用EDA实验箱上的数码管为共阳极数码管，如果数码管对应八段ABCDEFGH输入值为 00001100，则数码管将显示为 （B）？
A. 1
B. 3
C. 4
D. 6
- 小明同学利用Quartus编译一个try.qpf实验项目，主电路图try.bdf见下图，但编译时出现了下面四个错误:
Error: Node “BCD[1]” is missing source
Error: Node “BCD[2]” is missing source
Error: Node “BCD[3]” is missing source
Error: Node “BCD[0]” is missing source
如何修改电路才能确保编译成功（BD） ？ （多选题）
A. 点击Set as Top-Level Entity 菜单修改，将当前原理图文件设为顶层文件
B. lpm_mux1输出端所接总线命名BCD[3…0]
C. 74161输出端所接总线命名BCD[3…0]
D. 7447模块A、B、C、D输入端数据线分别命名为result[0]、result[1]、result[2]、result[3]。
- 下面是利用74160模块设计电路的仿真波形图，请问在第五个CP脉冲的作用下，输出高电平状态为 （AB）？（多选题）
A. Q0
B. Q2
C. Q3
D. Q1
第八、九次课测试题
- 对于74160模块如图1，要实现计数功能，除了要将清零端和置数端分别输入CLRN=1 和LDN=1后，模块还需设置（B）？
A. ENT=1 ENP=1 CLK高电平
B. ENT=1 ENP=1 CLK上升沿
C. ENT=0 ENP=1 CLK上升沿
D. ENT=0 ENP=1 CLK下降沿
- 对于下面电路图2，在CP脉冲连续作用下，输出端Q4Q3Q2Q1不可能出现的状态为（C）？
A. 0100
B. 0000
C. 1010
D. 0110
- 小明同学利用Quartus编译一个try.qpf实验项目，主电路图try.bdf如图4所示，但编译时出现“Error: Port “LDN” of type 74160 of instance “inst” is missing source signal和Error: Port “IN” of type NOT of instance “inst1” is missing source signal”两个错误，如何修改才能确保编译成功（D）？
A. 把74160的LDN端改接VCC
B. 将输出端子Q[3…0]改成data[3…0]
C. 把74160的CLRN端改接GND
D. 把非门的输入端改接Q[2]而输出端改接LDN端
- 利用74160设计60进制计数器，输出初始状态00100001，下面设计电路调试不通，有多处设计错误，请更正（AD）？（多选题）
A. 把图中非门输入端改接成Q[7]
B. 把图中非门输入端改接成Q[3]
C. 把inst1模块CLRN改接GND
D. 把inst模块控制端ENP和ENT改接VCC
